AM3352BZCZA100
Karatteristiċi
Sa 1-GHz Sitara™ ARM® Cortex®
-A8 32-Bit RISC Processor
– Koproċessur NEON™ SIMD
– 32KB ta’ Istruzzjoni L1 u 32KB ta’ Data Cache B’Single-Error
Sejbien
– 256KB ta’ L2 Cache B’Kodiċi ta’ Korrezzjoni ta’ Żbalji (ECC)
– 176KB ta’ On-Chip Boot ROM
– 64KB ta’ RAM Dedikata
– Emulazzjoni u Debug - JTAG
– Kontrollur ta' Interruzzjoni (sa 128 Talba ta' Interruzzjoni)
Memorja fuq iċ-ċippa (RAM L3 Kondiviża)
– 64KB ta' RAM tal-Kontrollur tal-Memorja On-Chip (OCMC) għal Għan Ġenerali
– Aċċessibbli għall-Masters Kollha
– Jappoġġja ż-Żamma għal Qawmien Mgħaġġel
Interfaces tal-Memorja Esterna (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Kontrollur
– mDDR: Arloġġ ta' 200-MHz (Rata tad-Data ta' 400-MHz)
– DDR2: Arloġġ ta' 266-MHz (Rata tad-Data ta' 532-MHz)
– DDR3: Arloġġ ta' 400-MHz (Rata tad-Data ta' 800-MHz)
– DDR3L: Arloġġ ta' 400-MHz (Rata tad-Data ta' 800-MHz)
– Xarabank tad-Data 16-Bit
– 1GB ta' Spazju Totali Indirizzabbli
– Jappoġġja Konfigurazzjonijiet ta 'Apparat tal-Memorja waħda x16 jew Żewġ x8
– Kontrollur tal-Memorja għal Għan Ġenerali (GPMC)
– Interface flessibbli tal-Memorja Asinkronika ta’ 8-Bit u 16-Bit B’sa Seba’ Għażliet taċ-Ċippa (NAND, NOR, Muxed-NOR, SRAM)
– Juża Kodiċi BCH biex Jappoġġja 4-, 8-, jew 16-Bit ECC
– Juża Hamming Code biex Tappoġġja 1-Bit ECC
– Modulu ta’ Lokalizzatur ta’ Żbalji (ELM)
– Użat flimkien mal-GPMC biex Jillokalizza Indirizzi ta' Żbalji tad-Data minn Polinomji tas-Sindrome Ġġenerati Bl-użu ta' Algoritmu BCH
– Jappoġġja 4-, 8-, u 16-Bit għal kull 512-Byte Block Error Location Ibbażat fuq Algoritmi BCH
Subsistema ta' Unità Programmabbli f'Ħin Reali u Subsistema ta' Komunikazzjoni Industrijali (PRU-ICSS)
– Jappoġġja Protokolli bħal EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, u Aktar
– Żewġ Unitajiet Programmabbli Real-Time (PRUs)
– Proċessur RISC ta’ 32-Bit Load/Store Kapaċi li jaħdem f’200 MHz
– 8KB ta’ RAM ta’ Istruzzjoni B’Sejbien ta’ Żball Uniku (Parità)
– 8KB ta’ RAM tad-Data B’Sejbien ta’ Żball Uniku (Parità)
– Multiplikatur ta '32-Bit ta' Ċiklu Uniku B'Akkumulatur ta '64-Bit
– Modulu GPIO imtejjeb Jipprovdi Appoġġ ShiftIn/Out u Lukkett Parallel fuq Sinjal Estern
– 12KB ta’ RAM Kondiviża B’Sejbien ta’ Żball Uniku (Parità)
– Tliet Banek ta' Reġistru ta' 120 Byte Aċċessibbli minn Kull PRU
– Kontrollur ta' Interruzzjoni (INTC) għall-Immaniġġjar ta' Avvenimenti ta' Input tas-Sistema
– Xarabank tal-Interkonnessjoni Lokali għall-Konnessjoni tal-Masters Interni u Esterni mar-Riżorsi Ġewwa l-PRU-ICSS
– Periferali Ġewwa l-PRU-ICSS:
– Port UART wieħed bil-labar tal-kontroll tal-fluss,
Jappoġġja sa 12 Mbps
– Modulu Wieħed ta' Qbid Imsaħħaħ (eCAP).
– Żewġ Portijiet Ethernet MII li Jappoġġaw l-Industrijali
Ethernet, bħal EtherCAT
– Port MDI wieħed
Modulu ta' Ġestjoni tal-Enerġija, Irrisettja u Arloġġ (PRCM).
– Jikkontrolla d-Dħul u l-Ħruġ tal-Modi Stand-By u Deep-Sleep
– Responsabbli għas-Sekwenzar tal-Irqad, is-Sekwenzar tal-Qlib tad-Dominju tal-Enerġija, is-Sekwenzar tal-Qawmien u s-Sekwenza tal-Qlib tad-Dominju tal-Enerġija
– Arloġġi
– Frekwenza Għolja integrata minn 15- sa 35-MHz
Oxxillatur Użat biex Jiġġenera Arloġġ ta 'Referenza għal Arloġġi Diversi ta' Sistema u Periferali
– Jappoġġja l-Arloġġ Individwali Attiva u Iddiżattiva
Kontroll għal Subsistemi u Periferali biex
Jiffaċilitaw il-Konsum ta 'Enerġija Mnaqqas
– Ħames ADPLLs biex Jiġġenera Arloġġi tas-Sistema
(Subsistema MPU, Interface DDR, USB u Periferali [MMC u SD, UART, SPI, I2C],L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
